Stage R&D-Développement simulateur de tags MPI F/H
> ATOSStage 6 Mois Informatique, Télécommunications, Web Les Clayes-sous-Bois 19000 - 20000EUR/An
Détails de l'offre
Présentation de l'entreprise
Eviden regroupe les activités Digital, Cloud, Big Data et Sécurité d'Atos et sera un leader international d'une transformation numérique fiable, durable et basée sur les données. Acteur clé du numérique de prochaine génération et leader mondial du cloud, du calcul avancé et de la sécurité, Eviden fera bénéficier de son expertise l'ensemble des secteurs d'activités, dans plus de 53 pays.
L'orchestration de technologies de pointe sur l'ensemble du continuum numérique, combinée à l'expertise de ses 57 000 talents, permettra à Eviden d'étendre le potentiel des solutions à la disposition des entreprises et des autorités publiques, contribuant ainsi à façonner leur avenir numérique. Au sein du groupe Atos, le chiffre d'affaires annuel des activités d'Eviden est d'environ 5 milliards d'euros.
Missions
Nous recherchons un(e) stagiaire Architecte Junior talentueux(se) et motivé(e) pour rejoindre notre équipe R&D au sein de la Division Big Data & Security d'Eviden. Ce stage offre une opportunité unique de contribuer à l'architecture des supercalculateurs Exa Scale d'Eviden/Bull classes dans le Top 15 et qui fourniront la puissance de calcul nécessaire à des applications critiques comme la prévision météorologique, la dissuasion nucléaire ou la recherche de nouveaux médicaments. Vous intégrerez une équipe dynamique qui œuvre pour garantir la meilleure performance à nos utilisateurs, tout en explorant les pratiques modernes d'ingénierie.
Vos missions :
- Développer et tester un simulateur en C++, SystemC & Python qui permet de comparer la performance de différents algorithmes de « tag matching MPI ». Ce simulateur devra modéliser les effets de plusieurs parcours simultanés des structures de données internes, de la complexité du calcul et d'une hiérarchie mémoire compose de caches et DRAM externe ;
- Analyser un ou deux benchmarks AI & HPC à partir du code source et des traces disponibles afin de comprendre les schémas de communication utilises. Construire des scenarios de tests pertinents à exécuter sur le simulateur développé lors de ce stage ;
- Comparer la complexité et la performance de plusieurs structures de données et d'algorithmes de parcours ;
- En collaboration avec des architectes expérimentés, analyser les limites des méthodes existantes et proposer des améliorations pour les futures générations du Bull Exascale Interconnect (BXI).
- Si le temps le permet, capturer des traces additionnelles sur un cluster HPC.
Profil recherché
Votre profil :
- Vous êtes en cours d'obtention de votre Bac + 5 dans un cursus en HPC, architecture système ou microélectronique (école d'ingénieur, université) ;
- Vous avez de bonnes expérience pratique du C / C++, Python dans un environnement Linux ;
- Vous avez une de bonnes connaissances en Système C, architecture système, cache, mémoires DDR / LPDDR, stockage/indexation et recherche des données ;
- Vous parlez couramment anglais, ce qui vous permettra d'intervenir dans un environnement international ;
- Vous êtes motivé et autonome et aimez travailler en équipe ;
- Vous faîtes preuve de curiosité, d'autonomie et d'une capacité à finaliser un projet.
Durée du stage de fin d'étude : 6 mois à compter de Févier 2026
Pourquoi nous rejoindre :
- Une ambiance de travail et des locaux pour vous épanouir : salle de sport, un restaurant d'entreprise ;
- Des évènements en interne dans l'équipe ;
- Télétravail à 60%.
Sous réserve d'une motivation certaine par le candidat.e, une possibilité d'embauche en CDI pourra être proposée.